

Prova scritta di Fondamenti di Elettronica

12 settembre 2013

parte digitale

Nome: Cognome: Matricola:


Punti Assegnati:/...../// =

Sia $V_{DD}=1.8V$ e si assumano i seguenti parametri tecnologici per i MOSFET:

Parametro	n-MOSFET	p-MOSFET
$V_{TO}[V]$	0.4	-0.4
$\beta'[\mu A/V^2]$	200	100
$\gamma[V^{1/2}]$	0.0	0.0
$\lambda[V^{-1}]$	0.0	0.0
$L_{MIN}[\mu m]$	0.15	0.15
C_{ox}	10 [fF/ μm^2]	10 [fF/ μm^2]
C_{GS0}	1.0 [fF/ μm]	1.0 [fF/ μm]


Si assuma per tutti i transistori $L=L_{MIN}$ e nel calcolo dei transistori si consideri la transizione completata al 90% della escursione totale del segnale.

Si consideri la porta logica in figura con $C_L=30fF$, trascurando l'effetto del *self-loading*.



Si risponda ai seguenti quesiti:

1. (6 punti) si determini la funzione logica implementata;
2. (6 punti) si dimensioni l'invertitore INV2 al fine di minimizzare il ritardo complessivo, sapendo che l'invertitore INV1 é ad area minima (ovvero, $S_{n,inv1}=1$ e $S_{p,inv1} = \epsilon$) e che si vogliono i tempi di salita uguali a quelli di discesa;
3. (6 punti) calcolare il tempo di ritardo complessivo, considerando per i pass-transistors lo schema seguente:



con $C_p=2fF$ e $R_p = 2k\Omega$ (quando il pass-transistor é acceso, infinita altrimenti);

4. (6 punti) si determinino la minima e massima tensione che si raggiunge al nodo O1;
5. (6 punti) si calcoli la potenza dinamica dissipata dalla porta (considerando solo l'energia richiesta per caricare C_L) assumendo un frequenza di clock di 300MHz ed ingressi con uguale probabilità di essere 1 o 0.